

ТЕМА 2

МОДЕЛИРАНЕ НА ЦИФРОВИ СХЕМИ НА ФУНКЦИОНАЛНО НИВО

Цел:

Придобиване на практически опит за съставяне на VHDL модели на цифрови схеми на функционално ниво.

I. Теоретична част

1.1. Мултиплексор

Мултиплексорът е комбинационна логическа схема. Има два или повече входа, управляващ вход и един изход. В зависимост от логическата стойност, подадена на управляващия вход **s** един от входовете се свързва с изхода. По този начин се осигурява свързване на няколко източника на сигнал към един приемник.

За предложения пример, когато **s = 0** входа **a** се свързва с изхода **y (y <= a)**, когато **s = 1**, входа **b** се свързва с изхода **(y <= b).**

Схемата с логически елементи на мултиплексор 2:1 е представена на фиг. 2.1.



Фиг.2.1. Логическа схема на мултиплексор 2:1

Нейното логическо уравнение изразено, чрез езика VHDL е:

y <= (a and not s) or (b and s);

Вместо с логическо уравнение, поведението на мултиплексор 2:1 може да се опише със следната таблица:

s	y
0	a
1	b

От така дефинираното поведение е по-удобно да се създаде функционален модел с езика за хардуерно описание VHDL. За целта могат да се използват операторите за условен преход **if … else, case … when**, както и **when … else**.

Примери за функционален модел на мултиплексор са показани на фиг.2.3, фиг.2.4 и фиг.2.5 в практическата част.

1.2. Дешифратор

Дешифраторът, наричан още декодер, е комбинационна логическа схема, при която дадена комбинация от логически стойности, подадена на входовете води до установяване на логическа 1 в точно определени изходи. При дешифратор с **n** брой входа, максималният брой изходи е **2n**. Дешифраторите се наричат пълни, ако могат да се използват всички възможни изходи. Когато част от изходите не могат да се използват, дешифраторите се наричат непълни.

Логическата схема на дешифратор 2x4 е следната:



Фиг. 2.2. Логическа схема на дешифратор 2x4

Следващите булеви изрази могат да се използват за съставяне на VHDL модел на схемата от фиг. 2.2:

y(0) <= not x(0) and not x(1);

y(1) <= x(0) and not x(1);

y(2) <= not x(0) and x(1);

y(3) <= x(0) and x(1);

Друг начин за представяне на работата на дешифратор с 2 входа и 4 изхода е чрез следната таблица на истинност:

вход		изход			
x(1)	x(0)	y(3)	y(2)	y(1)	y(0)
0	0	0	0	0	1
0	1	0	0	1	0
1	0	0	1	0	0
1	1	1	0	0	0

Тя може да послужи за създаване на функционален модел с езика за хардуерно описание VHDL, като се използват операторите: **case … when** или **with … select**.

Примери за функционален модел на дешифратор са показани на фиг.2.6 и фиг.2.7 в практическата част.

II. Практическа част

2.1. Примери за функционален VHDL модел на мултиплексор:

На фиг.2.3. е представен VHDL модел на мултиплексор 2:1 при който е използван операторът **when … else,** а на фиг. 2.4 - VHDL модел на мултиплексор 2:1 при който е използван операторът **if … else.**

```
1   library IEEE;
2   use IEEE.STD_LOGIC_1164.ALL;
3
4   entity muxwhen is
5       Port ( a : in  STD_LOGIC;
6              b : in  STD_LOGIC;
7              s : in  STD_LOGIC;
8              y : out  STD_LOGIC);
9   end muxwhen;
10
11  architecture Behavioral of muxwhen is
12  begin
13     y <= a when s = '0' else
14          b when s = '1' else
15          b;
16  end Behavioral;
```

Фиг. 2.3. Модел на мултиплексор 2:1 с оператор when … else

```
1   library IEEE;
2   use IEEE.STD_LOGIC_1164.ALL;
3
4   entity muxif is
5       Port ( a : in  STD_LOGIC;
6              b : in  STD_LOGIC;
7              s : in  STD_LOGIC;
8              y : out  STD_LOGIC);
9   end muxif;
10
11  architecture Behavioral of muxif is
12  begin
13     process (s, a, b)
14     begin
15        if (s = '0') then
16           y <= a;
17        elsif (s = '1') then
18           y <= b;
19        else
20           y <= b;
21        end if;
22     end process;
23  end Behavioral;
```

Фиг. 2.4. Модел на мултиплексор 2:1 с оператор if … else

На фиг.2.5. е представен VHDL модел на мултиплексор 2:1 при който е използван операторът **case … when**

```
1   library IEEE;
2   use IEEE.STD_LOGIC_1164.ALL;
3
4   entity muxcase is
5       Port ( a : in  STD_LOGIC;
6              b : in  STD_LOGIC;
7              s : in  STD_LOGIC;
8              y : out  STD_LOGIC);
9   end muxcase;
10
11  architecture Behavioral of muxcase is
12  begin
13     process(s, a, b)
14     begin
15        case s is
16           when '0' => y <= a;
17           when '1' => y <= b;
18           when others => y <= b;
19        end case;
20     end process;
21  end Behavioral;
```

Фиг. 2.5. Модел на мултиплексор 2:1 с оператор case … when

2.2. Примери за функционален VHDL модел на дешифратор:

На фиг.2.6. е представен VHDL модел на дешифратор при който е използван операторът **case … when,** а на фиг. 2.7 - VHDL модел на дешифратор, при който е използван операторът **with …select.**

```
1   library IEEE;
2   use IEEE.STD_LOGIC_1164.ALL;
3
4   entity deccase is
5       Port ( x : in  STD_LOGIC_VECTOR (1 downto 0);
6              y : out  STD_LOGIC_VECTOR (3 downto 0));
7   end deccase;
8
9   architecture Behavioral of deccase is
10  begin
11     process (x)
12     begin
13        case x is
14           when "00" => y <= "0001";
15           when "01" => y <= "0010";
16           when "10" => y <= "0100";
17           when "11" => y <= "1000";
18           when others => y <= "0000";
19        end case;
20     end process;
21  end Behavioral;
```

Фиг. 2.6. Модел на дешифратор 2 x 4 с оператор case … when

```
1   library IEEE;
2   use IEEE.STD_LOGIC_1164.ALL;
3
4   entity decwith is
5       Port ( x : in  STD_LOGIC_VECTOR (1 downto 0);
6              y : out  STD_LOGIC_VECTOR (3 downto 0));
7   end decwith;
8
9   architecture Behavioral of decwith is
10  begin
11     with x select
12              y <= "0001" when "00",
13                   "0010" when "01",
14                   "0100" when "10",
15                   "1000" when "11",
16                   "0000" when others;
17     end Behavioral;
```

Фиг. 2.7. Модел на дешифратор 2 x 4 с оператор with …select

III. Задачи за изпълнение

1. Направете функционален модел на мултиплексор 4:1 като използвате оператора if - else.

2. Направете функционален модел на мултиплексор 8:1 като използвате оператора case - when.

3. Направете функционален модел на мултиплексор 16:1 като използвате оператора when - else.

4. Направете функционален модел на дешифратор 3 x 8 като използвате оператора case - when.

5. Направете функционален модел на дешифратор 4 x 16 като използвате оператора with - select.

6. Симулирайте създадените модели и анализирайте получените резултати.

IV. Въпроси и задачи за самоподготовка

1. Какво е мултиплексор? Обяснете принципа му на действие.
2. Какво е дешифратор? Обяснете принципа му на действие.
3. Каква е разликата между пълен и непълен дешифратор?
4. Кои са операторите за условен преход в VHDL?
5. Какво описва следният код: ***when '0' => Y <= "0001";***?
6. Каква е разликата между единичните и двойните кавички в VHDL?
7. Какво описва този код: **i :** ***in STD_LOGIC_VECTOR (4 downto 0);***?
8. Могат ли входовете от фиг. 2.4 да се опишат на 1 ред? Как може да се направи това?
9. Каква е принципната разлика при моделиране на функционално и логическо ниво?
10. Изберете една цифрова схема, различна от разгледаните в теоретичната и практическата част. Създайте VHDL модел и го симулирайте. Анализирайте получените резултати.